組込 ・ 試作型　LD駆動制御用周辺要素回路ボード

　ALPHA250は、Zynq 7020 SoCを中心に構成されたプログラマブルボードです。14ビットADCと16ビットDACを搭載した、250MSPSの100MHz RFフロントエンドを備えています。RFチャンネルのクロックは、デュアルPLLの超低ジッタークロックジェネレーターによって供給されます。また、4チャネルの24ビットADCと4チャネルの16ビットDACを搭載しています。このボードには、包括的なオープンソースのFPGA/Linuxリファレンスデザインが付属しています。

仕様

取扱い説明

ご利用にあたって注意事項

接続や取り外しを行う前に、ALPHA250の電源を必ずオフにしてください。

マイクロSDカード 拡張コネクターの周辺機器

ボードの電源を入れる

　まず、micro-SDカードをmicro-SDスロットに挿入します。次に、電源の12Vジャックを接続します。POWER GOODの緑色LED（PWGD）と、FPGA DOORのオレンジ色LED（DONE）が点灯し、システムが正しく起動したことを示します。

ボードとの通信 LAN

　イーサネット・ポートは、ALPHA250との主要な通信インターフェースです。ルーターを介してローカルネットワークに接続することも、コンピューターに直接接続することもできます。IPアドレスの最後の8ビットは、8つのユーザーLEDに表示されます。

シリアルインターフェース

　UARTのシリアル・デバッグ・インターフェースは、マイクロUSBコネクターからアクセスできます。必要な手順をここで説明します。

重要事項：シリアルケーブルを接続する前に、まずボードの電源を入れ、ボードが起動するのを　

　　　　　待ってください。

コネクター配置

ＡＬＰＨＡ250

ＡＬＰＨＡ250-4

12V外部電源

　外部電源コネクタは、センターピンが1.95mm、外径が6mmのジャックです。このコネクターには12Vのみを供給する必要があります。ALPHA250を動作させるには、最低でも1Aが必要です。拡張コネクタの負荷に応じて、より多くの電流が必要になることがあります。最大電流は3Aです（電子ヒューズで保護されています）。

USB 2.0

　USB2.0のホストコネクターです。5Vで最大1Aの電流を供給します（拡張コネクターの5V電源と共用）。電源ピンとデータピンはESD保護されています。

マイクロUSB 2.0

　FTDIデバイスを介してUART0 PSコアに接続します。デバッグ用のシリアルインターフェースとして使用されます。電源ピンとデータピンはESDで保護されています。

ギガビットイーサーネット

ALPHA250は10/100/1000Mbitのイーサネットに対応しています。

マイクロSDカード

　マイクロSDカードは、レベルシフターを介してSD0 PSコアに接続されています。SDカードのI/OはESDで保護されています。

拡張コネクタ

　ＡＬＰＨＡ250

ＡＬＰＨＡ250-4

電源

　外部からの12V 最大1Aの5V（USB2.0コネクターと共用）。+ 3.3V（最大800mA）、I/O電源と接続されている。- 3.3Vで最大500mA。

　割り込み機能付きI2C専用バスI2C1

　シングルエンド16本または差動8本のI/O EXP_IOx。これらはFPGAバンク35に接続されています。ALPHA250の電圧レベルは3.3 Vです。すべてのI/OはESD保護されています。警告 これらのピンはZynq SoCに直接接続されており、電圧コンプライアンスと電源シーケンスの両方の観点から、VCCIO_3V3から駆動する必要があります。これらのピンに非準拠の電圧を印加すると、SoCの故障につながる可能性があります。

　クロッキングサブシステムからの2つのLVDSクロック EXP_CLK0とEXP_CLK1。

　GPIOエクスパンダUSER_IOxからの4つのユーザーIO。電圧レベルは3.3Vで，入力または出力，オープンドレインまたはプルアップとして構成することができます。これらのI/Oには，22Ωの直列保護抵抗が付いています。これらはESD保護されています。

　2.5Vの電圧リファレンス。このリファレンスは，すべてのデータコンバーター（RF ADC，RF DAC，精密ADC，精密DAC）で使用されるリファレンスとのレシオメトリック・トラッキングとして機能します。最大150mAの電流を供給します（大電流時のトラック抵抗の電圧降下には注意が必要です）。

　4つの精密ADC入力。24ビットの精密ADCへの差動入力です。

　4つの精密DAC出力。16ビット精密DACからの出力。

サブシステム RFフロントエンド

 RF ADC

 RFアナログ・デジタル・コンバータは，14ビットの分解能と250Mspsの最大サンプリング・レートを持つ2つのアクイジション・チャネルを備えています（Linear Technologies LTC2157-14）。SMAコネクタにIN0とIN1と書かれた2つの入力があります。入力はDC結合で，50Ωで終端されています。入力を50Ωの出力インピーダンス源から駆動すると，最適なDCオフセットが得られます。ピーク-ピーク入力範囲は1Vpp（-500〜500mV）です。入力は，±8Vを超える過電圧をクランプするトランジェント電圧サプレッサで保護されています。

ALPHA250 RF ADC interface

ＡＬＰＨＡ250

ADCのエンコーディングクロックは，RF_ADC_CLKによって供給される。

ADCは、FPGAのI/Oバンク34に接続されています。このバンクは、ダブルデータレートで動作する14個のLVDSペアで構成されています。そのため、LVDSペアあたりの最大転送速度は500Mspsとなります。転送プロトコルはLTC2157-14のデータシートに記載されています。バンク34には、データADC_CLKOUTに同期したクロックが接続されています。。

RF ADCの設定は、設定用SPIバスで行います。適合するC++ドライバーのソースコードはGitHubにあります。

ＡＬＰＨＡ250-4　

　ADC0とADC1のエンコードクロックは、それぞれRF_ADC0_CLKとRF_ADC1_CLKによって供給されます。ADC0はFPGAのバンク35に、ADC1はバンク34に接続されています。ダブルデータレートで動作する14個のLVDSペアで構成されています。そのため、LVDSペアあたりの最大転送速度は500Mspsとなります。転送プロトコルはLTC2157-14のデータシートに記載されています。データに同期したクロック ADC0_CLKOUTはバンク35に、ADC1_CLKOUTはバンク34に接続されています。

RF ADCの設定は、コンフィギュレーションSPIバスで行います。適合するC++ドライバーのソースコードはGitHubにあります。

RF DAC

RF Digital-to-Analog Converterは、16ビット分解能、最大サンプリングレート250Mspsの2つの出力を備えています（アナログ・デバイセズ社AD9747）。出力はSMAコネクタのOUT0とOUT1と表示されています。出力インピーダンスは50Ω。出力は、±8Vを超える過電圧をクランプする過渡電圧サプレッサで保護されています。

出力レンジは、50Ω負荷で最大1.5Vppです。この出力範囲は、コンフィギュレーションSPIバスのDACゲインを使って調整できます。デフォルトの構成では、DACは50Ω負荷で1Vppを出力します。

ALPHA250 RF DAC interface

DACのサンプリングクロックは，クロックシステムのRF_DAC_CLKから供給されます。入力データラインは，FPGAのI/Oバンク35にインターフェイスされています。これは，3.3 Vのシングルエンドライン32本で構成されています。

RF DACの設定は，コンフィギュレーションSPIバスで行います。対応するC++ドライバーのソースコードはGitHubにあります。

クロッキング

クロックシステムは、超低位相ノイズのクロックジェネレーター（Texas Instruments LMK04906）を中心に構成されています。デュアルPLLセットアップを使用しています。最初のループは、超低位相ノイズVCXO（ABLNO-V-100.000MHz）を基準クロックにロックします。このループは、基準クロックの位相ノイズ・クリーナーとして機能します。2つ目のループは、LMK04906の内蔵VCO（2.37〜2.6GHz）をVCXOにロックします。クロック・デバイダのセットにより、任意の周波数で最大6つのクロックを生成することができます。